Un particolare ringraziamento va al mio amico Gionick per aver svolto la funzione di raccogliere tutte queste info che costituiscono un sorta di "Vangelo" delle CPU

Un Intel Pentium III "Coppermine"

Microprocessore e CPU 

 SOCKET

Velocità di clock 

Nel pratico, la velocità di calcolo di una CPU è uno dei principali fattori che determinano la velocità di esecuzione di un programma; più la frequenza è elevata, più la CPU sarà potente, ma anche esoso il consumo di energia. La velocità di clock si misura (considerando le CPU moderne) in GHz, unità di misura multipla dei MHz, usati precedentemente.

Scendendo nel dettaglio, la velocità o frequenza di clock è il numero di commutazioni tra i due livelli logici "0" e "1" che circuiti all'interno di un'unità di calcolo o di un microprocessore sono in grado di eseguire nell'unità di tempo di un secondo, ed è espressa in cicli al secondo, o hertz, e suoi multipli; normalmente per eseguire un'istruzione o una semplice somma sono necessari più cicli di clock.

Per cui maggiore è la frequenza, più sono le operazioni che possono essere eseguite nello stesso lasso di tempo. Per aumentare le prestazioni di una CPU quindi è possibile agire sul clock. Visto che tale valore è limitato dal circuito logico più lento, è facile che alcuni circuiti molto complessi causino "colli di bottiglia" con conseguente riduzione delle prestazioni generali. Per ovviare a questo problema è possibile ridurre la lunghezza massima dei circuiti logici spezzando in più parti quelli di lunghezza eccessiva. Le operazioni quindi non sarebbero più completate in un solo ciclo di clock.

E' proprio per questo che la velocità di clock spesso non è unico indice delle prestazioni di una CPU; per fare un buon microprocessore è necessario considerare anche il numero di core/thread, la memoria di cache (pronuncia cash) e il TDP.

Intel Turbo Boost e AMD Turbo Core 

Lo scopo di queste tecnologie è quello di operare un certo overclock automatico del processore nei casi in cui uno dei core risulti sottoutilizzato. Se un'applicazione non è stata progettata per sfruttare adeguatamente tutti i core presenti nel processore, si avrebbe una situazione in cui un core risulterebbe a pieno carico, mentre gli altri rimarrebbero pressoché inutilizzati. È chiaro che tale funzionamento sarebbe altamente inefficiente dal punto di vista delle prestazioni; grazie alle tecnologie Turbo Boost e Turbo Core, quando il sistema rileva una situazione come quella sopra descritta, opera un leggero overclock del processore in modo che il core saturo funzioni a clock maggiore offrendo di conseguenza migliori prestazioni. Questo aumento di clock farebbe normalmente aumentare il consumo del processore che però, data la contemporanea inattività dei core restanti rimarrebbe comunque all'interno delle specifiche previste in fase di progetto.

Le prime CPU a supportare queste caratteristiche furono le Intel della linea Core, a partire dal 2008.

Numero di Core

Die shrink di un AMD Phenom Quad-Core; si noti la struttura a 4 nuclei di processazione logica

Una CPU multi-core è una CPU composta da 2 o più core, ovvero da più nuclei di processazione "fisica" montati sullo stesso package, o die shrink.

Il termine multi-core è generico e, sebbene adatto a descrivere CPU a 2 soli core o più core, viene spesso sostituito con altri termini specifici della soluzione adottata dalla CPU, quali dual core, triple core, quad core, hexa core, o octa core (rispettivamente 2, 3, 4, 6, 8 core). Questo tipo di architettura consente di aumentare la potenza di calcolo di una CPU rispetto alla single core senza aumentare la frequenza di clock a tutto vantaggio del calore dissipato (che diminuisce rispetto al caso di più processori separati) così come l'energia assorbita.

I primi esemplari di CPU multi core vennero presentati da IBM con il suo PowerPC nel 2003, ma solo nel 2005 uscirono prodotti per il mercato consumer, con AMD e gli Athlon 64 X2 prima e Intel e i Pentium D dopo, usciti entrambi nel 2005 a distanza di mesi tra l'uno e l'altro. Successivamente, grazie alle linee AMD Phenom e Intel Core 2 (Quad ed Extreme), si raggiunsero anche i 4 core fino ad arrivare agli Intel Xeon per server, con ben 32 core.

NB. Tra le ultime implementazioni multi-core rientrano gli octa core, progettati per far lavorare quattro core per volta a seconda del carico di operazioni, e gli hexa core, che sfruttano invece tutti e 6 i core contemporaneamente.

Numero di thread 

Il multithreading è la capacità di una CPU di eseguire più thread, o operazioni di calcolo parallelo per core. Questa tecnologia migliora le prestazioni dei programmi solamente quando questi sono stati sviluppati per suddividere il carico di lavoro su più thread apparentemente eseguibili in parallelo. Mentre i sistemi multiprocessore sono dotati di più unità di calcolo indipendenti per le quali l'esecuzione è effettivamente parallela, un sistema multithread è dotato di una singola unità di calcolo che si cerca di utilizzare al meglio eseguendo più thread contemporaneamente. Le due tecniche sono complementari: a volte i sistemi multiprocessore implementano anche il multithreading per migliorare le prestazioni complessive del sistema.

Questa tecnologia venne inizialmente integrata in alcune CPU della serie Intel Pentium 4 (distinguibili per la sigla "HT"), nativamente single.-core. La replicazione solo di alcune unità di elaborazione non poteva ovviamente competere, come prestazioni, con un processore dual core vero e proprio, dove cioè l'intero core veniva duplicato.

Memoria di cache 

La memoria cache (pronuncia "cash") è una memoria veloce, relativamente piccola, invisibile al software, cioè completamente gestita dall'hardware, che memorizza i dati e i comandi della memoria principale più recentemente usati dalla CPU per svolgere i propri calcoli. La funzione della memoria cache è di velocizzare gli accessi alla memoria principale aumentando le prestazioni del sistema e permettendo nei sistemi multiprocessori con memoria condivisa di ridurre il traffico del bus di sistema e della memoria principale; in tal modo si migliora l'efficienza del sistema complessivo. La memoria cache fa uso della tecnologia veloce SRAM, più veloce della DRAM usata dalla memoria principale, e direttamente connessa al processore.

La memoria di cache è suddivisa in livelli, chiamati L1, L2, L3 e, occasionalmente, L4, e differiscono per la loro velocità rispetto a quella del bus della scheda madre (FSB) e le loro dimensioni. Più il livello è elevato maggiori saranno le dimensioni della memoria, a discapito della velocità. Per cui, in genere, le cache L1 e L2 hanno dimensioni tra i 64 e i 512 KB, mentre le L3 possono raggiungere valori superiori ai 64 MB nelle attuali CPU dedicate al settore server.

VCore 

La tensione di un microprocessore (VCore) è il fabbisogno energetico di una CPU, una GPU o un qualunque altro microprocessore all'interno di un circuito elettrico. La potenza sfruttata da una CPU, e quindi la quantità di calore dissipato, è dato da questo valore. Nelle CPU moderne la corrente è quasi proporzionale alla velocità di clock.

TJunction e TCase 

Questi due valori sono molto importanti non solo per la CPU ma anche per la scheda madre, in quanto caratterizza la temperatura raggiunta dai core del processore al punto di contatto con la pasta termica e dunque il dissipatore.

La TCase è un insieme di misurazioni della temperatura tramite una termocoppia embedded al centro del diffusore di calore. La misurazione iniziale viene eseguita in fabbrica per poi essere inserita in °C tra le specifiche del prodotto alla vendita. Una volta montata la CPU, il BIOS controlla la TCase in base alle necessità istantanee grazie a un diodo fondamentale montato tra i core del die shrink. Il termine viene quasi esclusivamente adoperato per il settore Desktop, Workstation e Server.

La TJunction è un sinonimo di temperatura dei core che viene calcolata in base all'output del Digital Thermal Sensor (DTS) e utilizzato in ambito portatile. Una volta raggiunta la TJunction la CPU provvede ad abbassare automaticamente la velocità di clock e con essa le temperature dei core, evitando danneggiamenti al sistema.


TDP 

Il Thermal Design Power (TDP, denominato anche Thermal Design Point) indica la quantità di calore dissipato dal processore attraverso il proprio sistema di raffreddamento per mantenere la temperatura dell'apparato entro una soglia limite. La sua unità di misura è il watt (W).

Per esempio, il sistema di raffreddamento di un processore per computer portatili può essere progettato per un TDP di 20 W, il che significa che può dissipare (tramite un sistema di raffreddamento attivo, come una ventola) 20 Joule di calore al secondo, senza eccedere la temperatura di giunzione precedentemente descritta del chip.

Set di istruzioni 

Un set di istruzioni (instruction set) descrive l'insieme degli aspetti dell'architettura di una CPU sfruttabili dal programmatore e quindi le istruzioni base che il processore può compiere e che costituiscono dunque il suo linguaggio macchina, a partire dal quale vengono scritti i relativi programmi nei vari linguaggi di programmazione a più alto livello di astrazione (da Assembly fino a Python).

Di seguito sono riportati tutti i set d'istruzioni principali in ordine di rilascio.

l'Intel 80387

L'x87 è un subset di istruzioni matematiche della famiglia di processori Intel x86. È chiamata così perché inizialmente queste istruzioni erano processate da un chip esterno, l'Intel 8087.
Come altre estensioni del set di istruzioni basilare del processore, queste istruzioni non sono strettamente necessarie ai programmi per funzionare. Invece, esse provvedono al supporto hardware per i calcoli matematici più usati, permettendo a questi compiti di essere svolti in poche istruzioni. Ad esempio, il set di istruzioni x87 include istruzioni per calcolare il seno e il coseno di un valore. I compilatori moderni, incluso il GNU Compiler Collection GCC, usano questo set di istruzioni espanso per rendere il codice più veloce, grazie alla sua ottimizzazione.

L'MMX è un set d'istruzioni creato da Intel e introdotto per la prima volta con il Pentium MMX,costituito da una architettura precedente alla quale venne aggiunta la nuova unità operante tramite un cambio di contesto del processore rendendola inutilizzabile in contemporanea con le istruzioni in virgola mobile. Per massimizzare le prestazioni i programmatori decisero di utilizzare il processore in uno solo dei due modi possibili, isolando le parti MMX che venivano eseguite in modo esclusivo in modo da evitare il più possibile i lenti cambi di contesto. Inoltre l'impossibilità delle MMX di maneggiare dati non interi rendeva la CPU scarsamente efficiente nel rendering della grafica.

Il 3DNow! è un set d'istruzioni creato da AMD e impiegato a partire dal K6-2 del 1998, volto a migliorare le prestazioni nel calcolo vettoriale richiesto da molte applicazioni grafiche. Inizialmente era un mero miglioramento dell'MMX di Intel con l'aggiunta del calcolo in virgola mobile oltre a quello intero. Intel avrebbe in seguito introdotto un set molto simile, ma incompatibile, chiamato SSE, col Pentium III. AMD migliorò questo set di istruzioni nel tempo attraverso l'Enhanced 3DNow! prima e il 3DNow! Professional dopo, prima di abbandonarlo nel 2010. A differenza delle MMX e delle SSE il 3DNow! può addizionare e moltiplicare due numeri sullo stesso registro, ma può memorizzare solo due numeri in un registro, a confronto dei quattro dell'SSE, pur essendo più rapidi nell'esecuzione.

L'SSE (abbr. Streaming SIMD Extensions) è un instruction set progettato dalla Intel nel 1999 e utilizzato nel suo processore Pentium III come risposta al 3DNow! prodotto da AMD, presente sul mercato da circa un anno. Era originariamente conosciuto con la sigla KNI, da Katmai New Instructions (Katmai era il nome in codice del primo Pentium III). Durante il progetto Katmai Intel cercava di distinguerlo dalla sua precedente linea di prodotti, in particolare il Pentium II. AMD aggiunse successivamente il supporto per le istruzioni SSE nell'Athlon XP. SSE aggiunge otto nuovi registri alle precedenti MMX, capaci di raggruppare quattro numeri a virgola mobile a 32 bit. Poiché SSE aggiunge il supporto per la virgola mobile, fu molto più utilizzato di MMX dato che tutte le schede video gestiscono internamente i calcoli sui numeri interi. L'intero set era costituito da 70 istruzioni. Con l'introduzione di SSE2 anche gli interi possono essere utilizzati con i nuovi registri XMM, rendendo l'MMX ridondante.

Un Intel Pentium 4 HT, una delle prime CPU ad avere l'SSE2

L'SSE2 è un instruction set sviluppato dalla Intel Corporation allo scopo di estendere la precedente versione SSE e soppiantare definitivamente le istruzioni MMX. I primi processori ad implementare le istruzioni SSE2 furono i Pentium 4 con core Willamette nel 2000. L'intero set SSE2 (costituito da 144 istruzioni) aggiunge il supporto per il calcolo in virgola mobile a doppia precisione (a differenza dell'SSE, a singola precisione) a 64 bit, e per i 64, 32, 16 e 8 bit le operazioni con numeri interi sugli 8 registri 128-bit XMM già introdotti con il set SSE. L'aggiunta di operazioni SIMD su interi a 128 bit consente ai programmatori di evitare completamente l'utilizzo degli otto registri a 64 bit delle MMX. In questo modo è possibile eseguire operazioni SIMD sia su valori interi che su numeri in virgola mobile senza la perdita di tempo necessaria precedentemente per passare dal "mode" MMX a quello SSE. Altre istruzioni del set SSE2 consentono di effettuare un controllo della cache per limitare l'occupazione di questa memoria con dati inutili quando vengono elaborate grandi quantità di dati.

L'SSE3 (conosciuto anche con il nome di Prescott New Instructions o PNI) è un instruction set sviluppato da Intel e introdotto agli inizi del 2004 con i Pentium 4 basati sul core Prescott, mentre AMD lo implementò nell'Athlon 64 solo nell'aprile 2005. Il set SSE3 originale aggiungeva 13 nuove istruzioni rispetto al predecessore SSE2; la più rivoluzionaria di queste istruzioni consente di lavorare orizzontalmente in un registro in contrapposizione con quanto avveniva precedentemente in cui era possibile solo verticalmente. Più precisamente, sono state aggiunte le istruzioni per sommare e sottrarre i molteplici valori memorizzati in un singolo registro. Tali istruzioni semplificano l'implementazione di un gran numero di operazioni DSP e 3D. È inoltre presente una nuova istruzione per convertire i numeri a virgola mobile in interi senza interferire con il normale flusso dell'elaborazione della CPU, quindi senza creare stalli nella pipeline.

L'SSSE3 (abbr. Supplemental Streaming Simd Extension 3) è il nome che Intel ha dato al quarto set di istruzioni SSE, contraddistinto da una "S" aggiuntiva anziché una numerazione differente perché considerato una mera revisione del SSE3. È conosciuto anche con i nomi in codice Tejas New Instruction (TNI) o Merom New Instruction (MNI). Introdotto nella Intel Core Microarchitecture, SSSE3 contiene 16 nuove istruzioni in più rispetto alla versione precedente ciascuna in grado di funzionare su registri 64-bit MMX o 128-bit MMX.

L'SSE4 è un set d'istruzioni annunciato da Intel a settembre 2006 e arrivato sul mercato a fine 2007 con i primi processori a 45 nm della serie Core 2 Duo. Come i set predecessori, anche con SSE4 è possibile ripetere la stessa operazione con più di un elemento di dati, al posto di richiedere che ogni istruzione sia direttamente legata ad un elemento dati, permettendo di ottenere un generale incremento della velocità di elaborazione con applicazioni di tipo multimediale. L'intero set prevede 54 nuove istruzioni, ma Intel ha scelto di inaugurare il proprio supporto a tali istruzioni integrandone solo 47, e indicandole come SSE4.1 (dove .1 indica la prima versione, infatti l'implementazione definitiva SSE4.2 arrivò solo nel 2008). Fra le 47 nuove istruzioni numerose sono coinvolte nell'ottimizzazione delle scene 2D e 3D. Appare chiaro quindi che uno degli ambiti di utilizzo che è in grado di trarre maggior beneficio da questo nuovo set d'istruzioni è quello del gaming, assieme a tutti quelli che richiedono un uso massiccio dei calcoli in virgola mobile.

L'AES-NI è un set d'istruzioni annunciato da Intel nel corso del 2008 e arrivato sul mercato tra la fine del 2009 e l'inizio del 2010 con i primi processori basati sull'architettura Westmere. Il nuovo set di 6 istruzioni consente di triplicare le prestazioni di elaborazione relative a cifratura e decifrazione AES, utilizzata fin dal 2006 sui supporti Blu-ray Disc e HD DVD come sistema di protezione contro le copie abusive.

La CLMUL (abbr. Carry-less Multiplication) è un'estensione del set d'istruzioni x86, annunciata dalla Intel nel marzo del 2008 e disponibile a partire dalle CPU basate sull'architettura Westmere. Queste istruzioni permettono di migliorare la velocità di esecuzione di applicazioni facenti uso di cifratura a blocchi.

Un Intel Core i7-2600K, una delle prime CPU ad avere l'AVX

P5

Il Pentium (nome in codice P5) è un microprocessore Intel con architettura x86 di quinta generazione che arrivò sul mercato il 22 marzo 1993, come successore dell'Intel 80486. Così come era già avvenuto in passato, Intel inizialmente pensava di continuare la numerazione progressiva indicando questo processore come Intel 80586, o i586, ma siccome i numeri non possono essere registrati come trademark, nel 1992 Intel affidò ad una società specializzata, la Lexicon Branding, il compito di coniare un nuovo nome per il processore di quinta generazione. Volendo rimarcare anche nel nome la generazione del processore, questo divenne efficacemente "Pentium" (dato che il prefisso pent, in greco, significa proprio cinque).

Il Pentium originale era un microprocessore superscalare che eseguiva le istruzioni in ordine attraverso una pipeline dati. Inizialmente fu prodotto con la tecnologia a 0,8 µm (micrometri), ovvero 800 nm, integrando 3,1 milioni di transistor. In seguito cominciò la produzione del P54, un adattamento del P5 alla tecnologia a 0,6 µm, che era predisposto a lavorare in coppia ed aveva una velocità di clock superiore a quella del Front Side Bus (è molto più difficile aumentare la velocità di quest'ultimo). Il P54 fu sostituito a sua volta dal P54C, prodotto con tecnologia a 0,35 µm - una tecnologia CMOS, a differenza della tecnologia CMOS bipolare usata nei primi Pentium.

In seguito fu diffuso il P55C, o Pentium MMX, che riprendeva il core P5 e il processo di produzione a 0,35 µm, e che inoltre includeva l'instruction set MMX, costituito da 57 nuove istruzioni, che permettevano maggiori prestazioni nel trattamento dei dati multimediali. Il software doveva però essere ottimizzato per poter sfruttare queste istruzioni, e il miglioramento prestazionale del P55C fu dovuto in gran parte al raddoppiamento della memoria Cache, da 16 a 32 KB.

P6 

L'architettura P6 è stata una pietra miliare nella storia della Intel. Si trattava di un'architettura x86 di sesta generazione, derivata dalla P5, che nelle intenzioni iniziali doveva essere alla base di una CPU che avrebbe sostituito il Pentium. In realtà questo non avvenne mai e il Pentium Pro, rilasciato il 1º novembre 1995, venne indirizzato esclusivamente al settore server e workstation. L'importanza dell'architettura P6 diventa chiara se si considera che da essa sono derivati i successivi Pentium II, Pentium III e Pentium M. Il Pentium Pro utilizzava il socket 8 per collegarsi alla motherboard e, a dispetto del nome, era molto differente dal Pentium. L'architettura P6 infatti, supportava l'esecuzione out-of-order e l'esecuzione speculativa delle istruzioni, la rinominazione dei registri e possedeva una pipeline aggiuntiva per istruzioni semplici. Il Pentium Pro aveva in dotazione una memoria cache di 256 KB e 512 KB, e più tardi fu rilasciata una versione con 1 MB. Le prestazioni relative al codice a 32 bit erano eccellenti; tuttavia il Pentium Pro era più lento di un normale Pentium nel far girare codice a 16 bit, deludendo molti utenti domestici, data la predominanza a quel tempo del DOS e di Windows 3.1, interamente a 16 bit. Windows 95 era già stato rilasciato quando fu lanciato il Pentium Pro, ma la maggior parte delle applicazioni per Windows ed alcune parti dell'OS stesso erano ancora a 16 bit. Il Pentium Pro era cloccato a velocità di 150, 166, 180 o 200 MHz con un bus a 60 o 66 MHz. Molti utenti scelsero di portare il processore in overclock, portando la versione a 200 MHz a 233 MHz, e la 150 MHz a 166 MHz. Questo processore fu molto usato per architetture SMP multiprocessore, e server e workstation con due o quattro Pentium Pro divennero piuttosto comuni.


Klamath, Deschutes



Il Pentium II era un microprocessore x86 sviluppato da Intel come successore del Pentium MMX, e arrivò sul mercato il 7 maggio 1997. A differenza del suo diretto predecessore non era più basato sull'architettura Intel P5, ma sulla P6. Rispetto al Pentium Pro, il Pentium II offriva migliori prestazioni nel codice a 16 bit e supportava le istruzioni MMX introdotte proprio con l'ultima evoluzione del Pentium, il già citato Pentium MMX. Il Pentium II non era fornito di un attacco socket ma era incluso in un involucro che si inseriva in uno slot. Ciò permise a Intel di separare la cache L2 dal processore mantenendola comunque strettamente collegata al processore con un bus molto veloce, pur lavorando a una velocità di clock pari alla metà di quella del core. Nei sistemi basati sul Pentium II le prestazioni generali subirono un netto miglioramento anche in virtù dell'adozione di nuove tecnologie che interessavano l'intera piattaforma: la nuova RAM, conosciuta come SDRAM, e un nuovo standard di interconnessione per schede video, AGP.

Il core Klamath era alla base della prima generazione del Pentium II ed era in sostanza una sorta di Pentium Pro "potenziato" con l'aggiunta delle istruzioni MMX. Era basato sullo stesso processo produttivo adottato anche dal Pentium Pro, vale a dire quello a 350 nm, e dotato di un BUS a 66 MHz che risultò però sottodimensionato non consentendo quindi alla CPU di esprimere tutto il proprio potenziale.

A gennaio 1998 Intel presentò il core Deschutes che introduceva il nuovo processo produttivo a 250 nm e un nuovo BUS da 100 MHz, dimensionato per le velocità di clock del processore che nella sua prima versione funzionava a 333 MHz.

Katmai, Coppermine, Tualatin 

Il Pentium III fu un microprocessore x86 sviluppato da Intel come successore del Pentium II, e arrivò sul mercato il 26 febbraio 1999; al pari del suo predecessore era basato sull'architettura P6. Le prime versioni erano molto simili ai Pentium II: la maggiore differenza era il supporto delle istruzioni SSE e l'introduzione, nelle prime versioni, di un numero di serie univoco; tale caratteristica venne rimossa poi nei modelli successivi a causa delle proteste del pubblico che vedevano in tale codice identificativo una possibile violazione della privacy. A partire dalla seconda generazione del Pentium III venne anche abbandonato lo Slot 1 per la connessione del processore alla scheda madre, in favore di un ritorno ad un socket di tipo tradizionale, il Socket 370.

Il core Katmai era alla base della prima generazione del Pentium III ed era in sostanza una evoluzione del core Deschutes, quindi costruito mediante il processo produttivo a 250 nm, con l'aggiunta delle istruzioni SSE e un migliore controllo della cache L2 da 512 KB. Fu l'ultima CPU Intel ad adottare lo Slot 1.

Dopo poco più di 6 mesi dal lancio di Katmai, arrivò il core Coppermine decisamente più rivoluzionario: era basato sul nuovo processo produttivo a 180 nm e integrava la cache L2 direttamente nel die del processore; tale soluzione tecnica limitò la dimensione della cache L2 a 256 KB ma consentì il suo funzionamento alla stessa velocità della CPU e non alla metà come nelle soluzione precedenti, ottenendo quindi un complessivo aumento delle prestazioni.

L'ultima generazione del Pentium III era basata sul core Tualatin, che era in sostanza un Coppermine a 130 nm. Grazie al nuovo processo produttivo fu possibile, in un secondo tempo, offrire anche versioni dotate di 512 KB di cache L2 (chiamate commercialmente Pentium III-S), ovvero lo stesso quantitativo presente nella prima generazione, ma questa volta integrato direttamente nella CPU. La frequenza massima raggiunta dai modelli in commercio fu di 1,4 GHz e tale limite fu posto da Intel più per ragioni commerciali che tecniche; in passato era successo che alcune versioni del processore economico Celeron erano in grado di competere con i ben più blasonati modelli di Pentium II e tale "concorrenza interna" si stava ripetendo tra il core Tualatin e il Willamette (parallelamente sul mercato) che a parità di clock era più lento. Per non affossare le vendite del Pentium 4 Intel decise di non presentare versioni di Tualatin con frequenze maggiori di quelle utilizzate per il core Willamette.

Netburst

NetBurst è la microarchitettura erede della P6 prodotta da Intel dal 1995 al 2001. Il primo core ad essere basato su questa architettura fu il Willamette, uscito a fine 2000. Fu il primo nella linea Pentium 4 che avrebbe adottato unicamente l'architettura NetBurst, assieme ad alcuni Celeron. Questa architettura fu sviluppata in un periodo in cui si credeva che per aumentare le prestazioni si dovesse aumentare la velocità di clock, per cui avrebbe dovuto raggiungere 10 GHz grazie a pipeline molto lunghe che, nella loro ultima incarnazione, erano arrivate fino a 31 stadi. Pipeline così lunghe subiscono penalizzazioni elevatissime in caso di salti non predetti correttamente o in caso di istruzioni che devono fermarsi per la mancanza di qualche risorsa, per cui NetBurst implementava più tecniche possibili onde evitare o minimizzare al massimo questi inconvenienti; tra queste ricordiamo l'Hyper Pipelined Technology (la speciale pipeline precedentemente descritta), il Rapid Execution Engine (che faceva lavorare la ALU a un clock doppio rispetto a quello del core) e la Execution Trace Cache (che memorizzava le operazioni dopo essere state decodificate permettendo alla CPU di richiamarle in una periodo di tempo minore).

Willamette era il nome in codice della prima generazione del processore Pentium 4, arrivata sul mercato il 20 novembre 2000. Lo sviluppo di Willamette incontrò diversi ritardi e molti esperti considerano oggi le versioni distribuite nel 2000 dei semplici "tappabuchi" dato che la progettazione non era in realtà ancora stata ultimata; in quel periodo AMD con il suo Athlon Thunderbird aveva già ottenuto prestazioni superiori ai Pentium III e occorreva dunque un progetto nuovo al più presto possibile per riconquistare la fiducia dei consumatori. Willamette veniva realizzato mediante il processo produttivo a 180 nm e aveva una dotazione di cache inferiore rispetto a quella integrata nel Tualatin, e pari a 8 kB per quella L1, e 256 kB per quella L2. Venne introdotto anche un nuovo socket, chiamato Socket 423, che venne velocemente sostituito dal Socket 478 dell'evoluzione Northwood. Le varie innovazioni nell'architettura lo resero un chip da 42 milioni di transistor che occupavano una superficie di 217 mm². Derivando dal Pentium III, Willamette offriva il supporto alle istruzioni MMX e SSE con l'introduzione del nuovo set SSE2 costituito da ben 144 nuove istruzioni.

Northwood era il nome in codice della seconda generazione del processore Pentium 4 sviluppato da Intel come successore del Willamette, e arrivò sul mercato il 27 agosto 2001. Il precedente core Willamette raggiunse il capolinea tagliando il traguardo dei 2 GHz di clock e Northwood servì ad Intel per proseguire la propria "Corsa ai GHz". Con Northwood il Pentium 4 entrò nella sua maturità e infatti questo fu il core di maggior successo e longevità nella storia di questa CPU. Vennero introdotte diverse novità a partire dal nuovo processo produttivo a 130 nm che consentì di aumentare la resa produttiva e raddoppiare la cache L2, di 512 kB. Il raddoppio della cache fece ovviamente salire il numero di transistor di Northwood a 55 milioni di transistor rispetto ai 42 milioni del predecessore, ma nonostante questo la superficie totale del chip scese a 146 mm². Nelle prime versioni il bus rimase a 400 MHz ma successivamente passò a 533 MHz e a 800 MHz, con l'introduzione del nuovo Socket 478 (utilizzato anche dalle ultime versioni del predecessore). Le prime versioni di Northwood non introdussero alcuna novità sul fronte tecnologie rispetto a Willamette ma con il modello a 3,06 GHz (avvenuta il 14 novembre 2002) fu introdotta la tecnologia Hyper-Threading che permetteva l'esecuzione contemporanea di più thread grazie alla duplicazione di alcune unità interne del processore in modo da far "vedere" al sistema operativo la presenza di 2 processori "logici"; si seppe poi che tale tecnologia era stata integrata a livello hardware in tutti i modelli di Northwood arrivati sul mercato, ma venne abilitata solo dal modello citato in poi.

Prescott era il nome in codice della terza generazione di Pentium 4 sviluppata da Intel per succedere al core Northwood, arrivata sul mercato il 2 febbraio 2004. Prescott avrebbe dovuto superare i 5 GHz, ma l'enorme dissipazione di calore richiesta e l'inefficienza della sua architettura impedirono il raggiungimento di tale obiettivo, diventando l'insuccesso più pubblicizzato nella storia del marchio. Prescott veniva prodotto mediante un nuovo processo produttivo a 90 nm che consentiva di aumentare la resa produttiva e raddoppiare la dotazione di cache a 1 MB nella serie 5xx (da 125 milioni di transistor) e 2 MB nella 6xx (da 168 milioni di transistor); lo stesso valse per la cache L1, portata a 16 KB. Il bus era lo stesso di Northwood ma portato a 1066 MHz nelle varianti Extreme Edition; le prime versioni erano basate sul Socket 478, successivamente sostituito dal LGA 775 (destinato a durare molti anni). Con Prescott venne aggiunto un nuovo set d'istruzioni, l'SSE3, e una tecnologia che consentiva di ridurre la produzione di calore, il Thermal Monitor; a queste si aggiungeva anche la tecnologia HT, la X D-bit (tecnologia pensata per impedire l'esecuzione di codice malevolo sfruttando i registri dati), e le estensioni EM64T (per l'esecuzione di codice a 64 bit). La serie 6xx portò inoltre con sé la tecnologia di risparmio energetico SpeedStep, adattata dai Pentium M,  e una seconda versione del Thermal Monitor più ottimizzata. Il 15 novembre 2005, nuovi modelli della serie 6xx introdussero una ulteriore tecnologia, chiamata Vanderpool, che offriva supporto alla virtualizzazione, e la cui presenza veniva indicata mediante una cifra nel processor number, ovvero i modelli 6x2.

Il successore di Prescott avrebbe dovuto essere Tejas ma i problemi tecnici incontrati da Prescott ne determinarono la cessazione dello sviluppo, dato che era basato sugli stessi presupposti e di conseguenza avrebbe solo potuto amplificare tali difficoltà. Dopo l'abbandono del progetto Tejas, Intel ha dovuto cambiare i propri piani per sviluppare un successore per il Pentium 4 Prescott, ovvero Cedar Mill. Cedar Mill si avvantaggia del nuovo processo produttivo a 65 nm. Può essere visto come un Pentium D Presler a cui è stato disabilitato uno dei due core o un Prescott 6x0 a 65 nm, con l'aggiunta della tecnologia di virtualizzazione. L'adozione del nuovo processo produttivo consentì di ridurre a 86 W il TDP di Prescott. Già i primi test indipendenti dimostrarono un consumo sotto carico del 20% in meno rispetto ad un Prescott di ultima generazione. Le prestazioni sono analoghe a quelle ottenute con i Pentium 4 Prescott di pari frequenza di clock dato che l'architettura era la stessa.



Smithfield e Plesler 

Il Pentium D è stato il primo processore dual core prodotto da Intel dedicato al settore Desktop. Nella sua prima versione era basato sul core Smithfield, che venne poi sostituito dalla propria evoluzione, Presler. La sua caratteristica principale risiedeva nel fatto di essere il primo processore dual core commercializzato da Intel, e il suo lancio venne seguito dopo solo pochi giorni da quello dell'Athlon 64 X2 prodotto da AMD. Al momento del lancio di tale CPU, erano ormai due anni che le frequenze dei processori erano praticamente ferme. AMD aveva abbandonato la "corsa ai GHz" già da diverso tempo e Intel si era trovata costretta a fare altrettanto, migliorando l'efficienza dell'architettura e sviluppando il calcolo parallelo. In fondo la strategia intrapresa si basava su una considerazione piuttosto semplice: se non si riesce ad aumentare la velocità con cui si esegue un'operazione, per aumentare le prestazioni bisogna aumentare il numero di operazioni che si possono compiere nell'unità di tempo, e il continuo affinamento dei processi costruttivi e la miniaturizzazione consentirono di imboccare questa nuova via.

L'Intel Core Microarchitecture è l'architettura di ottava generazione sviluppata per i processori Intel come sostituta della vecchia NetBurst alla base dei Pentium 4 e Pentium D. L'architettura "Core" è arrivata sul mercato a luglio 2006 attraverso i processori Core 2 Duo e Core 2 Extreme conosciuti con il nome in codice di Conroe e Merom, seguiti dalle relative Xeon del settore server. L'architettura "Core" affonda le proprie radici nella filosofia alla base del progetto Banias, il primo Pentium M delle piattaforme Centrino, il primo progetto in cui Intel si è preoccupata di ottimizzare il consumo energetico pur mantenendo un elevato livello di prestazioni. La prima versione della piattaforma "Core" era basata su processori dual core costruiti a 65 nm. Successivamente, a fine 2007 sono arrivati i primi processori a 45 nm, Penryn, Wolfdale e Yorkfield, che continuano ad essere basati sull'architettura "Core", sebbene in una versione rivista e migliorata, chiamata da Intel come "Enhanced Intel Core Microarchitecture". La nuova architettura "Core" ha visto l'introduzione di 6 grandi innovazioni rispetto al passato, unificando le caratteristiche del Core Duo Yonah con quelle del precedente Prescott:

Attraverso la Wide Dynamic Execution è possibile completare 4 istruzioni contemporaneamente, con una pipeline molto accorciata rispetto al passato. L'architettura "Core" infatti riprende la pipeline sviluppata già per il processore Yonah ed è a 14 stadi. È necessario sottolineare come una pipeline più corta sia meno vulnerabile ai salti nella successione di istruzioni e nella lettura di dati dalla memoria RAM, anche se rende più difficile raggiungere frequenze di clock elevate: si tratta "solo" di trovare il giusto bilanciamento. Inoltre, grazie a questa tecnologia, è possibile unire tra loro alcune istruzioni per ottenere un'elaborazione più veloce. Le operazioni svolte dai set di istruzioni che Intel ha sviluppato nel corso degli anni e che sono stati implementati anche nell'architettura "Core", vale a dire MMX, SSE, SSE2 e SSE3, sono state ulteriormente velocizzate, permettendone l'esecuzione a 128 bit in un solo ciclo di clock, grazie alla presenza di ben 3 ALU. Anche l'Advanced Smart Cache era già stata testata con il core Yonah; la cache L2 del processore veniva condivisa tra i core, permettendo a un core di utilizzare una sola cache in caso di inattività degli altri core e di evitare che uno stesso dato potesse essere duplicato nella cache L2. La quarta tecnologia introdotta con la Core Microarchitecture è lo Smart Memory Access, che permette di fornire dati necessari in brevi periodi di tempo, riducendo le latenze e incrementando l'efficienza. I prefetchers di memoria monitorizzano costantemente i modelli d'accesso di memoria, tentando di prevedere se qualche dato possa essere inserito nella cache L2, nel caso in cui questi dati possano essere richiesti successivamente, e migliorando l'efficienza delle RAM. L'Intelligent Power Capability ottimizza il processo di lavoro dual-core in modo da sfruttare tutta la potenza di calcolo disponibile solo se effettivamente richiesta dal sistema.

Nello specifico del settore mobile, venne introdotto l'Intel Dynamic Power Coordination, il cui compito era quello di coordinare la tecnologia SpeedStep e le transizioni della modalità inattiva di power management (C-state) in modo indipendente per ogni core per risparmiare energia, l'Intel Dynamic Bus Parking, che offre un risparmio energetico della piattaforma e una durata migliorata della batteria consentendo la disattivazione del chipset quando il processore opera in modalità a bassa frequenza, e l'Intel Deeper Sleep con Dynamic Cache Sizing, che consente di risparmiare energia spostando i dati della cache nella memoria di sistema durante i periodi di inattività riducendo il voltaggio della CPU.

Sandy Bridge è il nome in codice dell'architettura x86 di decima generazione sviluppata da Intel per i propri microprocessori andando a succedere all'architettura Westmere a 32 nm. Questa architettura ha debuttato il 9 gennaio 2011. Sandy Bridge prevede processori realizzati mediante processo produttivo a 32 nm e disponibili in varie versioni fino a 6 core e funzionanti a frequenze che raggiungono i 3,6 GHz (3,9 GHz con Intel Turbo Boost Technology). È previsto che la dotazione di cache per ogni core sia di 80 KB per la L1 (con un tempo di lettura di 3 cicli di clock), 256 KB per la L2 (8 cicli). Nonostante le somiglianze con la precedente Westmere, questa architettura necessita di un socket differente, di tipo LGA 1155. L'obiettivo principale della piattaforma è il contenimento dei consumi o meglio l'efficienza generale dell'intera architettura: le prestazioni sono incrementate senza per questo ricorrere a core di dimensioni maggiori rispetto a quelli dei processori precedenti, e inoltre una modalità denominata "Dynamic Turbo" consente alla CPU di eccedere il valore massimo previsto di fabbrica nel momento in cui il resto del sistema si trovi in uno stato particolarmente "fresco"; in tale modalità il clock viene aumentato con picchi pari al 37% per circa un minuto e mediamente con valori del 20% per tempi anche più lunghi. Tale funzionalità ricorda per molti versi la tecnologia Intel Turbo Mode introdotta nei processori basati Nehalem.

Ivy Bridge è il nome in codice dell'evoluzione dell'architettura Sandy Bridge sviluppata da Intel per i propri processori; a differenza della prima generazione che è basata sul processo produttivo a 32 nm, Ivy Bridge è un die-shrink a 22 nm. I primi processori basati su tale evoluzione sono arrivati sul mercato il 23 aprile 2012 e nei mesi seguenti sono andati progressivamente a occupare tutti i settori di mercato, desktop, mobile e server. Trattandosi di un "ridimensionamento" dell'architettura Sandy Bridge e non di un suo successore, Ivy Bridge vede il proprio progetto molto simile a quello di quest'ultima, ma introducendo anche alcune revisioni interne, tra le quali il nuovo processo produttivo a 22 nm, reso possibile grazie ai Transistor 3D.

Il processo produttivo ha permesso ad Intel di potenziare maggiormente il comparto grafico rispetto alla componente CPU. Il numero di core e le frequenze rimangono fondamentalmente identiche rispetto alla generazione precedente, ovvero clock che sfiorano i 4 GHz e configurazioni multi core fino a 8 core (sebbene solo nel settore server), ma le varie ottimizzazioni introdotte hanno consentito alle prestazioni in particolari ambiti di arrivare a essere superiori anche del 20% rispetto alla precedente generazione Sandy Bridge. I processori Ivy Bridge introducono il supporto alle DirectX 11 e OpenCL 1.1, e sono dotati di almeno 16 unità shader, per arrivare alle 24 di alcuni modelli (ovvero il doppio di quanto integrato nel comparto grafico precedente); viene integrato anche il supporto al PCI Express 3.0, offrendo quindi un raddoppio di banda fino a 1 GB/s per ogni linea; è previsto il supporto fino a 16 linee, probabilmente divisibili anche in due segnali 8x per poter sfruttare configurazioni a doppia scheda video grazie alle tecnologie CrossFireX e SLI rispettivamente di AMD e Nvidia. Tali innovazioni consentirono un aumento di prestazioni in ambito grafico fino al 30%. Il socket è rimasto l'LGA 1155, già introdotto con i prodotti di fascia media basati su Sandy Bridge.

Haswell è il nome in codice dell'architettura x86 di undicesima generazione sviluppata da Intel per i propri microprocessori, e distribuita dal 3 giugno 2013, andando a succedere all'evoluzione a 22 nm Ivy Bridge dell'architettura di decima generazione Sandy Bridge. Con Haswell lo scopo primario dichiarato da Intel è stato la massimizzazione dell'efficienza, più che il puro aumento delle prestazioni. Il progetto è nato appositamente per coniugare al meglio le prestazioni raggiunte con le generazioni precedenti di CPU, con i vantaggi offerti dal processo produttivo a 22 nm, ovvero la presenza di transistor 3D, che sono stati introdotti con la precedente Ivy Bridge in abbinamento al nuovo processo produttivo; essi contengono non uno ma ben tre gate. Tradizionalmente i transistor avrebbero un progetto strettamente planare, con i gate che si posizionano in piano attraverso il substrato. Con il progetto tri-gate un singolo gate è immesso sopra due gate verticali consentendo un'area tre volte maggiore per lo spostamento degli elettroni. Per questo motivo, in tutte le occasioni in cui Intel ha avuto modo di sfoggiare le qualità della nuova architettura, il confronto con il passato è sempre stato fatto in termini di consumo complessivo e potenza del comparto grafico, piuttosto che sulla potenza del processore come avveniva in passato. I core dei processori basati su Haswell hanno una pipeline a 14 stadi; il socket della fascia media è il nuovo LGA 1150 per i sistemi desktop e rPGA947 e BGA1364 per quelli mobile, mentre è stato integrato il pieno supporto allo standard PCI Express 3.0, del quale sono presenti fino a tre controller in alcuni modelli.

Per quanto riguarda la cache, essa è basata su un progetto completamente innovativo; inizialmente si era parlato della possibilità di avere una L1 da 128 kB e una L2 da 1 MB per ciascun core, ma informazioni successive hanno invece confermato che è presente una tradizionale L1 da 64 kB (32 kB per i dati e 32 kB per le istruzioni) con associatività a 4 vie, una L2 da 256 kB per ciascun core, sempre con associatività a 4 vie, e una L3 (fino a 16 MB in alcuni modelli) condivisa tra tutti i core con associatività a 8 vie (ma non è esclusa, nelle versioni server, anche la possibilità di inserire fino a 32 MB di cache L3).

Sono presenti 2 ulteriori unità di calcolo inedite; la prima consiste nella possibilità di integrare nei processori anche un co-processore vettoriale che si occupa dell'elaborazione di questo particolare tipo di calcoli, mentre fa il suo debutto anche un nuovo set di istruzioni (come del resto Intel ha sempre fatto anche nelle architetture precedenti), inizialmente chiamato FMA (Fused Multiply-Add), ma che a regime ha preso il nome di AVX2, che consente di effettuare simultaneamente un'operazione di moltiplicazione e una di addizione attraverso una sola istruzione. In particolare sono presenti le nuove istruzioni BMI (Bit Manipulation), e le estensioni TSX (Transactional Synchronization Extension). Il nuovo set di istruzioni AVX2 consente di raddoppiare la velocità dei calcoli in virgola mobile in singola e doppia precisione rispetto a quanto possibile con le precedenti AVX introdotte con Sandy Bridge; per ogni ciclo di clock è ora possibile eseguire 32 operazioni in singola precisione e 16 in doppia.



Broadwell (5th Generation) 

Broadwell è il nome in codice dell'evoluzione dell'architettura Haswell sviluppata da Intel e rilasciata tra il 2014 e il 2015; a differenza della prima generazione basata sul processo produttivo a 22 nm, Broadwell ha un die-shrink a 14 nm. Trattandosi di un "ridimensionamento" dell'architettura Haswell e non di un suo successore, Broadwell ha un progetto molto simile a quello di quest'ultima, ma con qualche piccola novità atta a ottimizzare ulteriormente l'efficienza complessiva, tra le quali il nuovo processo produttivo FinFET. Oltre al comparto grafico migliorato e al PCH, queste CPU introdussero anche i controller Ethernet, Thunderbolt e USB 3.0.



Skylake (6th Generation) 

Skylake è il nome in codice di un'architettura sviluppata da Intel. Il debutto ufficiale è stato a agosto 2015, andando a sostituire la precedente architettura Haswell. Esistono 4 varianti di Skylake, di cui solo una può essere montata in un tradizionale socket, l'LGA 1151: Skylake-S (SKL-S, LGA), Skylake-H (SKL-H, BGA), Skylake-U (SKL-U, BGA) e Skylake-Y (SKL-Y, BGA).
In questa architettura venne abbandonata l'integrazione del Fully Integrated Voltage Regulator (FIVR) che nella precedente architettura era stato integrato direttamente nel die della CPU, al fine di contenere i consumi del processore. Altre caratteristiche sono il supporto fino a 20 linee PCI Express 3.0 e, per la prima volta, quello agli standard PCI Express 4.0, SATA Express e Thunderbolt 3.0 (mediante il controller Alpine Ridge). Le varianti SKL-U e SKL-Y supportano un solo slot DIMM per canale, mentre le varianti SKL-H e SKL-S possono ospitare 2 slots DIMM per canale, per una quantità massima di RAM DDR4 di 64 GB.
A queste caratteristiche si aggiungono alcuni set di istruzioni quali AVX-512F (Advanced Vector Extensions 3.2), Intel SHA Extensions (SHA-1 e SHA-256, ovvero Secure Hash Algorithms), Intel MPX (Memory Protection Extensions) e Intel ADX (Multi-Precision Add-Carry Instruction Extensions).



Kaby Lake (7th Generation) 

Kaby Lake è l'evoluzione dell'architettura Skylake; al pari della generazione precedente, è basata sul processo produttivo a 14 nm e ne costituisce solo una relativamente semplice revisione. L'arrivo sui mercati dei primi processori basati su tale evoluzione è avvenuto nel 2016 con le serie Y e U destinate ad equipaggiare notebook e alcune tipologie di tablet PC. Ad esse si sono susseguite le CPU desktop, uscite nelle prime settimane del 2017. Trattandosi di una revisione dell'architettura Skylake e non di un suo successore, Kaby Lake risulta essere molto simile a quest'ultima, a partire dal socket, mentre il chipset utilizzato appartiene alla cosiddetta "Serie 200", conosciuta con il nome in codice di Union Point, pur continuando a supportare la serie precedente.

Tra le novità introdotte con la nuova architettura, si segnala una nuova profonda revisione del comparto grafico integrato, per aumentare ulteriormente le prestazioni e offrire anche il pieno supporto allo standard video 4K e al sistema di protezione HDCP 2.2. Più nello specifico, è stato aggiunto il supporto nativo alla codifica video HEVC e VP9 a 10 bit, allo standard USB 3.1 e alla nuova tecnologia di memoria sviluppata da Intel, la Intel Optane.

 


L'8 agosto 2017 Intel annunciò che la nuova generazione di processori sarebbe stata rivelata il successivo 21 agosto. Anzichè presentare una nuova architettura per la nuova generazione, Intel dichiarò che l'ottava generazione sarebbe stata basata su 3 microarchitetture chiamate Kaby Lake R (dove R sta per Refresh), Coffee Lake e Cannonlake. La prima di queste ad esser stata presentata è stata Kaby Lake-R, con 4 CPU rivolte al mercato dei PC portatili a bassi consumi, e descritta nella tabella di seguito.

Dopo la rivelazione delle CPU Ice Lake 10 nm+ e le CPU Kaby Lake-R destinate al settore mobile, Gigabyte annunciò che il 5 ottobre 207 sarebbero diventate disponibili le CPU Desktop basate sull'architettura Coffee Lake, la quale è fondamentalmente una seconda ottimizzazione dell'architettura Skylake e lanciata sul mercato come diretto competitore delle soluzioni Ryzen a basso costo offerte da AMD. Rispetto alle generazioni precedenti, Coffee Lake porta un incremento significativo nelle prestazioni multi-thread grazie a un aumento dei core, con il processore mainstream di punta Core i7-8700K caratterizzato da 6 core e 12 thread.

- Core i7-8700K vs Core i7-7700K: +11% in Single-Thread; +51% in Multi-Thread
- Core i5-8600K vs Core i5-7600K: +19% in Single-Thread; +55% in Multi-Thread
- Core i3-8350K vs Core i3-7350K: +17% in Single-Thread; +65% in Multi-Thread

Un autentico balzo in avanti, mantenendo il socket LGA1151 ma non la compatibilità con i chipset serie 100 e 200, rimpiazzati dalla nuova piattaforma di serie 300.



Icelake (9th Generation) 

Icelake è la nuova microarchitettura prodotta da Intel attraverso il processo produttivo 10nm+ che rimpiazzerà Coffee Lake e Cannon Lake tra il 2018 e il 2019. Ice Lake verrà usata assieme ai chipset Intel della serie 4xx e verrà prodotta con la seconda evoluzione del processo produttivo a 10nm (10nm+), e sarà la seconda microarchitettura Intel di questo nodo, dopo Cannon Lake.

Tigerlake è la microarchitettura evoluta dalla Ice Lake prodotta da Intel basata sul nodo a 10nm++, e che rimpiazzerà Icelake nel 2019.

 AMD

K5

L'AMD K5 è un microprocessore compatibile x86 sviluppato da AMD e introdotto nel 1995, diretto competitore dell'Intel Pentium. Nessuna versione supportava le istruzioni MMX, nonostante il processore fosse molto avanzato, e più simile ad un Pentium Pro che ad un Pentium, con un'unità di transcodifica delle istruzioni x86. Il processore era fortemente superscalare: possedeva cinque ALU, in grado di eseguire istruzioni out-of-order, ma una sola FPU, mentre il Pentium possedeva due di ognuna; il metodo di rinomina dei registri permetteva miglior lavoro in parallelo delle pipeline; possedeva una cache istruzioni di 16 KB, il doppio del Pentium, e la cache primaria era associativa a 4 vie, mentre quella del processore Intel lo era a 2. Questo processore rappresentava per AMD una possibilità di sorpasso tecnologico su Intel, ma i problemi di produzione, legati alle basse velocità di clock, e dimostrati ancora dalla BPU, quattro volte più grande di quella di Intel ma di prestazioni non superiori, vanificarono il buon design. A causa del ritardo sul mercato e delle prestazioni non del tutto soddisfacenti per il tempo non fu ben recepito dal mercato come il successore K6. La linea K5 veniva distinta in due parti, SSA/5 e 5x86, la prima tra i 75 e i 100 MHz (5K86 da P75 a P100, più tardi K5 da PR-75 a PR100); l'altra da 90 a 133 MHz. AMD utilizzò il suo PR rating per paragonare i propri processori a quelli di Intel, quindi un esemplare a 116 MHz della seconda linea era chiamato "K5 PR166".

AMD Bulldozer Family 15h 



L'AMD Bulldozer Family 15h è una microarchitettura sviluppata e prodotta da AMD per i propri processori, destinata al mercato desktop e server, rilasciata il 12 ottobre 2011 come successore della precedente K10. Bulldozer venne disegnata da zero, pertanto non è lo sviluppo di un processore precedente. Il core è specificatamente progettato per dispositivi con TDP compresi tra 10 e 125 W, con drastici miglioramenti nell'efficienza del prodotto sotto carichi di lavoro stressanti. I core Bulldozer supportano la maggior parte dei set d'istruzioni implementati nelle CPU Intel a loro contemporanei (incluse SSE4.1, SSE4.2, AES, CLMUL e AVX) assieme a degli altri nuovi proposti specificatamente da AMD: ABM, XOP, FMA4 e F16C. Stando a quanto affermato da AMD, queste CPU sono basate sul processo produttivo a 32 nm della GlobalFoundries, rimuovendo diversi elementi ridondanti che si degradavano in modo naturale nei comuni sistemi multicore, traendone vantaggio soprattutto dal punto di vista energetico. Le implementazioni di Bulldozer erano dedicate al mercato server (attraverso la microarchitettura Interlagos per Socket G34 a doppio chip per 16 core e Valencia su Socket C32 dedicato a chip singoli da 4, 6 e 8 core) e desktop (con Zambezi a 4, 6 e 8 core utilizzati su Socket AM3+). Bulldozer è il primo grande re-design di una CPU AMD dal 2003, quando il marchio lanciò la serie K8, e contiene 2 FPU a 128 bit compatibili con le istruzioni FMA che possono essere combinate in un'unica FPU a 256 bit con una cache L2 condivisa ogni 2 core, per cui una CPU a 16 core di questa famiglia avrebbe 8 di questi moduli, facendo vedere all'OS 2 core logici. In parole povere, questa architettura modulare consiste in diverse cache L2 multi-thread condivise e FlexFPU, che utilizzano il multithreading simultaneo, nel quale ciascun core fisico, 2 per ogni modulo, forma un solo thread, a differenza dell'Intel Hyper-Threading, dove 2 thread simultanei virtuali condividono le risorse di un singolo core fisico.



AMD Piledriver Family 15h 


L'AMD Piledriver Family 15h è una microarchitettura sviluppata da AMD come successore di seconda generazione alla precedente Bulldozer. E' indirizzata al mercato desktop, mobile e server e viene impiegata nelle serie A, FX e Opteron di processori. I cambiamenti rispetto a Bulldozer sono incrementali. Piledriver usa lo stesso disegno modulare con miglioramenti alla predizione dei rami e nella pianificazione della FPU, assieme a un sistema di miglioramento dei consumi energetici. Ciò risultò in miglioramenti nelle elocità di clock dell'8-10% e un aumento delle performance attorno al 15% con caratteristiche energetiche simili. L'FX-9590 è circa del 40% più veloce del precedente FX-8150, soprattutto grazie alla frequenza di clock più alta. I primi prodotti a essere basati su Piledriver vennero presentati il 15 maggio 2012 con la serie di prodotti mobili APU, nomi in codice Trinity e Richland. Le versioni desktop di queste furono seguite a ottobre 2012 dalla serie FX basata sul nuovo core e dalle soluzioni Opteron per server a inizio dicembre 2012. Piledriver include diversi miglioramenti rispetto alla precedente microarchitettura Bulldozer, con multi-thread raggruppato, cicli di clock più alti, migliori IPC, temperature e consumi più bassi, la tecnologia Turbo Core 3.0, un controller di memoria più veloce, un gestore dell'hardware migliorato, supporto ai nuovi set d'istruzoni AVX1.1, FMA3, FMA4, F16C, BMI1 e TBM, una cache L1 e L2 più efficiente e TDP compresi tra 17 e 220 W.



Jaguar, Puma e le APU 

L'AMD Jaguar Family 16h era una microarchitettura a bassi consumi progettata da AMD per l'utilizzo sulle APU destinata a succedere alla Bobcat nel 2013 e ad essere superata da Puma nel 2014. Questa microarchitettura, rispetto alla precedente, era doppiamente superscalare e veniva utilizzata su 4 linee di prodotti: Kabini, rivolta a notebook e mini PC, Temash, rivolta ai table, Kyoto, rivolta ai micro-server, e la serie G rivolta ad applicazioni embedded. Sia la PlayStation 4 che la Xbox One adottano chip basati sulla microarchitettura Jaguar, accoppiate a GPU ben più potenti rispetto a quelle vendute da AMD in accoppiata nelle Jaguar APU. I processori basati su Jaguar supportano i set d'istruzioni MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, BMI1, MOVBE, XSAVE/XSAVEOPT, ABM e AMD-V e rispetto alla precedente generazione aveva un incremento nella frequenza di clock del 10%, con un miglioramento del 15% nell'IPC, fino a 4 core con cache L2 condivisa, una nuova FPU a 128 bit, area del die più piccola, e un motore di codifica video integrato.

La Puma Family 16h è il nome in codice della seconda generazione di APU basate su Jaguar, la cui linea Beema è rivolta ai notebook a bassi consumi, a differenza dei Mullins del settore tablet. Le principali differenze rispetto a Jaguar sono un abbassamento dei consumi della CPU a 1,2 V, riduzione dei consumi della GPU del 38%, riduzione di 500 mW di potenza nel controller di memoria e 200 mW nell'interfaccia del display, con boosting relativo al fabbisogno energetico, supporto alle istruzioni ARM attraverso un processore Cortex-A5 integrato e alle memorie DDR3L-1866.